据说只有大神才知道这个电容的作用

来源:亚洲城科技 时间:2020-6-15 类别:微信自媒体

公众号 | 高速先生
B站 | 亚洲城科技
作者 | 黄刚(亚洲城科技高速先生团队队员)

不信?估计以下这个电容的用法,你也只能说滤波了吧……
 
上周我们雷工,哦不是,是我们姜工的文章向大家介绍了DDR的时钟里面并联电容的用处,让大家惊奇的发现了原来电容也可以用来端接,可能已经让一大把粉丝获得了一波知识的源泉。那么本期高速先生还继续玩这个DDR的时钟,去深挖它还有什么槽点。
 
我们先把上周所讲到的这个DDR时钟的拓扑再一次拉出来,没错!就是下面这个图啦。其中上周让雷工尴尬不已的这个电容就是下面红色圈圈的那位了。把电容并联到差分对间,能够很好的对发送的信号进行端接,目标是使得电容的电抗值和传输线接近,从而起到源端端接的效果,减小时钟的反射。

恩,这个是上篇文章的精华哈。那么我们这期的文章继续研究这个拓扑,大家有没有发现上面的拓扑其实不止一个电容,看看上图蓝色圈圈的位置,其实还有一个电容哦!它一般是放在最后两个端接电阻之间,然后下拉到地(也可以上拉到DDR电源)。这个电容到底有什么用呢?根据高速先生对你们的认识,都接到地了,肯定又是用来滤波啦?
 
高速先生对此也研究了一番,我们用一个简单的点对点的时钟拓扑进行验证哈。
 
如果这对差分线是理想的走线,所谓理想就是差分线的P和N长度一致,阻抗相同,分成对称的情况下。有无电容的结果是下面这样的。
是的,如果我们的PCB加工出来就像原理图设计一样是理想的情况,那这个电容的确起不了什么作用。但是我们PCB最精彩的地方就在于它的设计和加工的误差哈。我们知道,对于一对差分线来说,对间P和N的对称性是最为重要的事情,不然的话它们就是产生共模的噪声。基本上来说,只要破坏了差分线理想状态,这对差分线都会或多或少产生共模的噪声。那么我们在有共模噪声的情况下再去进行对比验证,结果就会变得不一样了。
可以看到,没有了这个电容之后,接收端的波形变得扭曲,甚至是产生了非单调的结果。那么大家也许会问了,那你们怎么知道是不是共模噪声的影响呢?怎么看呢?
 
我们可以看下图紫色箭头位置的波形,也就是它们产生的共模噪声的位置了。
我们可以看到,当差分线有共模噪声的时候,这个电容其实可以为我们抑制很大部分的噪声,因此能最大限度的还原接收端信号的完整性。
当然如果旁边的走线离这对时钟很近的话,有了这个电容,自然也能使得共模噪声串扰到旁边走线的能量削弱啦,也就是起到减小串扰的效果。

上一篇:微带线拉开7H你就觉得很稳了?下一篇:乱用“端接”,信号扑街

文章标签

案例分享Cadence等长差分层叠设计串扰串行DDR | DDR3DFM电阻电源Fly ByEMC反射高速板材HDIIPC-D-356APCB设计误区PCB设计技巧SERDES与CDRS参数时序射频拓扑和端接微带线信号传输Allegro 17.2小工具阻抗


线路板生产

热门文章

典型案例