有些测试,还真不是你够努力就能测出来的

来源:亚洲城自媒体 时间:2020-7-13 类别:微信自媒体

公众号 | 高速先生
B站 | 亚洲城科技
作者 | 黄刚(亚洲城科技高速先生团队队员)

;对于“不行就算”?努力的高速先生通常不会,但是面对下面这个测试,高速先生也一度产生了这个想法……
 
高速先生听说过很多SI的结论,也通过测试能逐一的把它们呈现出来。我们做过了几十款的测试板去验证业界已有的或者自己脑洞大开“创造”出来的一些SI的结论,基本上大多都是通过一次测试就能把结论验证清楚,然而有一个DUT(待测物),高速先生印象中做了5,6个测试板都依然没把它真实的特性测试出来。恩,没错,就是今天的主人公,玻纤效应。它的影响和原因高速先生已经在以往的文章中分享了N+1遍了,这里再再再一次不重复了哈。但是理论是理论,那么到底能不能从真正测试中去测出来它的影响呢?我相信业界都很想测试出来而又很难以测试出来。高速先生以往也一直很努力想去实现这个目的,一开始高速先生也和业界一样,使用着最常规的方法进行玻纤效应的测试,那就是“碰运气”。也就是做一大把一样的差分线在测试板上或者在同一批次上,希望总有那么几对能呈现出玻纤效应的影响特性出来。

 
是的,我们期望的是在可能几十对差分线里面发现一对是下面这个样子的,也就是刚好一根走在玻纤上,一根走线空窗上,这样的话才能看到由玻纤布带来的影响。
 
因此为了验证的效果我们一般都会选取玻纤开窗比较大的PP类型,也就是传说中的“1080”。由于它的玻纤编织窗口比较大,玻纤和窗口(也就是填满树脂的位置)的DK(介电常数)会有所差异,我们差分线P和N分别走到不同DK的位置表现出来的影响就称为玻纤效应咯。它的影响主要来自和P和N经历了不同介电常数之后的延时会不同,我们知道skew对差分线会产生比较大的影响,这和走线的不等长产生的时序问题是类似的。
 
关于时序,可以观看下高速先生队长亲自拍摄的视频哈,讲得通俗易懂。

但是现实中差分线不会那么听话的刚好走到这个特定的位置,因为加工的时候对PP的裁剪和摆放都是随机的,而我们设计的走线是无法预先知道,所以对于这种偶然的现象,一般来说测试很多对5inch,10inch的差分线都是以下这个结果。差分对间P和N的skew也就是那么1ps以内,压根测试不出来理论上所说的几个ps到10几ps的差别。
 
高速先生的测试经验告诉我们,通过增加测试的差分对数量去捕捉玻纤效应并不一定能成功(很大概率会无功而返),原因在于设计的差分线并不能很好的找到玻纤布空窗的位置,另外差分线的线宽和间距和玻纤的间隙也会互相重叠。因此我们能不能找到一个可以无视前面的限制的测试思路呢?
 
高速先生对玻纤布进行了一些定量的研究,发现它们有几个特点,一是有规律的编织,每一行/列基本一致;另外是空窗的大小在几mil到十几mil之间(看不同的pp类型)。然后……高速先生就想到了一个理论上一定能测试玻纤效应的方法!
 
来了来了,本文的核心内容来啦!我们用单端线进行设计,这样首先就能规避差分线同时在空窗或者玻纤上从而掩盖玻纤效应的问题,然后我们同样的做8到10根单端线,但是和之前任意摆放不同的是,我们这边的单端线要遵循一个规律,就是以1mil的间距进行递增来摆放,也就是下图这个设计了。
 
为什么要把间距做成这样了,估计厉害的粉丝们已经看明白了。就是让设计在玻纤的无规律中去捕捉规律,我们虽然不知道哪个地方是我们需要的空窗位置,但是按照玻纤的排列方式以及空窗的大概长度,我们以1mil进行有规律的递增时,理论上总有一根能进入到空窗里面,当然也会有一些完全不在空窗里,正好能测试出两个极端的情况。
 
说做就说,我们立马进行了设计,然后一会之后就拿到了加工出来的板子。高速先生迫不及待进行了测试,从测试结果来看果然验证了之前的设想。我们测试了同一个板上设计的有规律单端线,然后去看每根线的延时对比。我们把每根走线的延时汇总在一起发现,最极端的两根单端线的延时差达到了16ps!!!
 
这个时候大家可能无法想象到为什么高速先生会对16ps连给三个“!”,我们还可以做这么一个操作:把任意两根单端线合成一对差分线,来看差分线的损耗结果。我们从上面的很多根单端里选出两个延时差异最大和两根差异最小的来进行差分合成,它们的损耗和模态转换结果对比如下:
 
可以看到插入损耗在10GHz以后就明显的变差,后面频段的损耗几乎增加了一倍。当然这都是由于两根单端线的延时造成模态的转换,所以也是充分说明了对内skew的差异对差分线的影响程度了。


上一篇:你相信有一天BGA里面不能走差分线吗?下一篇:从fail到pass,DDR调试到底经历了什么?

文章标签

案例分享Cadence等长差分层叠设计串扰串行DDR | DDR3DFM电阻电源Fly ByEMC反射高速板材HDIIPC-D-356A[亚洲城下载二维码]PCB设计 误区[亚洲城下载二维码]PCB设计 技巧SERDES与CDRS参数时序射频拓扑和端接微带线信号传输Allegro 17.2小工具阻抗


线路板生产

热门文章

典型案例


乐虎国际官网手机版和记国际亚洲城体育凯时手机娱乐app下载